1.12 √енераторне обладнанн¤
√енераторне обладнанн¤ (√ќ)
призначене дл¤ формуванн¤ ≥ розпод≥лу управл¤ючих ≥мпульсних сигнал≥в, що
забезпечують точно регламентовану за часом посл≥довн≥сть обробки сигналу у
к≥нцевому обладнанн≥ (дискретизац≥¤, кодуванн¤ та декодуванн¤, вв≥д (вив≥д)
символ≥в службових сигнал≥в на визначен≥ позиц≥њ та ≥н.). √енераторне
обладнанн¤ розпод≥л¤Їтьс¤ на †передавальне (√ќѕƒ) †≥ †приймальне †(√ќѕћ). —клад √ќѕƒ ≥ √ќѕћ
практично однакове, за виключенн¤м того, що в √ќѕƒ необх≥дн≥
посл≥довност≥ управл¤ючих ≥мпульс≥в формуютьс¤ шл¤хом д≥ленн¤ тактовоњ частоти високостаб≥льного автономного генератора (в≥дносна
нестаб≥льн≥сть 10-5 ...10-6), а в √ќѕћ функц≥ю
генератора виконуЇ вид≥лювач тактовоњ частоти (¬“„),
що формуЇ посл≥довн≥сть ≥мпульс≥в тактовоњ частоти з† використанн¤м прийн¤того сигналу.
ƒл¤ формуванн¤ групового ≤ ћ
сигналу необх≥дн≥ ≥мпульсн≥ посл≥довност≥, що в≥дпов≥дають окремим розр¤дам,
каналам, циклам, зверхциклам. “ому √ќ маЇ формувати
в≥дпов≥дн≥ ≥мпульсн≥ посл≥довност≥ з частотами:
- тактовою частотою Fтч=F
∙m∙nk ;
- частотою сл≥дуванн¤ посл≥довностей розр¤дних ≥мпульс≥в
†Fp
= Fтч/m ;
- частотою †дискретизац≥њ
††(частотою
†сл≥дуванн¤ †канальних †≥нтервал≥в) F†= Fтч/m∙
nк ;
- частотою сл≥дуванн¤ зверхциклових
≥нтервал≥в Fзсц=F/M.
—труктурна схема ≥ часова д≥аграма √ќ наведен≥ на
рис.1.26 ≥ рис.1.27 в≥дпов≥дно.
ƒл¤ первинноњ групи ÷—ѕ (≤ ћ-30)
m = 8, nk = 32,
M = 16, Fтч = 2048 к√ц
(T0 = 1/Fтч = 488 мкс), Fp = Fтч/8 = 256 к√ц (Tр
= 1/Fр = 3,9 мкс); Fk = F = Fтч/m×nk = 8 к√ц (T†= 1/F†= 125 мкс);
Fзц = F.16 = 500 √ц (Tзц = 2 мс).
–исунок 1.26
–исунок 1.27
«адаючий генера†††††††† тор (¬“„ на приймальн≥й
сторон≥) формуЇ посл≥довн≥сть тактових ≥мпульс≥в з тактовою частотою Fтч=2048к√ц.
–озпод≥льник розр¤дних ≥мпульс≥в (––≤) шл¤хом д≥ленн¤ частоти тактових
≥мпульс≥в формуЇ в≥с≥м посл≥довностей розр¤дних ≥мпульс≥в з частотою Fр = 2048/8=256 к√ц. ожна ≥з
посл≥довностей зсунута в≥д попередньоњ на один тактовий ≥нтервал “о.
÷≥ посл≥довност≥ використовуютьс¤ дл¤ в≥дображенн¤ в≥дпов≥дних розр¤д≥в
8-розр¤дних кодових груп у кожному з канальних ≥нтервал≥в. –озпод≥льник
канальних ≥мпульс≥в (– ≤) п≥сл¤ д≥ленн¤ частоти розр¤дних ≥мпульс≥в Fр формуЇ 32 посл≥довност≥ канальних ≥мпульс≥в ≤0, ≤0,..., ≤31, частота
сл≥дуванн¤ кожноњ з ¤ких дор≥внюЇ частот≥ дискретизац≥њ F=Fp/32=к√ц, а величина посл≥довного
взаЇмного зсуву дор≥внюЇ канальному ≥нтервалу “к
(
мкс). ѕ≥сл¤ д≥ленн¤ частоти посл≥довност≥
канальних ≥мпульс≥в розпод≥льником циклових ≥мпульс≥в формуютьс¤ посл≥довност≥
≥мпульс≥в зверхциклу з частотою Fзц=8/16=0,5к√ц.
” схем≥ √ќ передбачена можлив≥сть сигналами Д”становка за цикломФ
≥ Д”становка за зверхцикломФ п≥дстроювати √ќ одн≥Їњ
станц≥њ до роботи √ќ ≥ншоњ, що Ї головною (пров≥дною). ” ÷—ѕ плез≥осинхронноњ ≥Їрарх≥њ (PDH) √ќѕћ
п≥дстроюЇтьс¤ п≥д роботу √ќѕƒ.
–еал≥зац≥¤ схем ––≤, – ≤, –÷≤
досить легко забезпечуЇтьс¤ на баз≥ л≥чильник≥в, рег≥стр≥в зсуву, дешифратор≥в.
Ќаприклад, ––≤ системи ≤ ћ-30 реал≥зован у вигл¤д≥
8-розр¤дного рег≥стру зсуву з≥ зворотними звТ¤зками. як приклад на рис.1.28
наведен≥ структурна схема ≥ часова д≥аграма роботи – ≤ системи ≤ ћ-30. – ≤
складаЇтьс¤ з д≥льника, основою ¤кого Ї 5-розр¤дний л≥чильник, двох рег≥стр≥в
зсуву –—-1 ≥ –—-2 ≥ дешифратора на 16 вход≥в ≥ 32 виходи. ÷ифрова посл≥довн≥сть
≥мпульс≥в з ––≤ (–1 з частотою 256 к√ц) подаЇтьс¤ на 5-розр¤дний л≥чильник.
«авд¤ки використанню ≥мпульсних сигнал≥в, що надход¤ть з перших трьох тригер≥в,
формуЇтьс¤ посл≥довн≥сть управл¤ючих ≥мпульс≥в з частотою 32к√ц, а шл¤хом
в≥дпов≥дного використанн¤ ≥мпульсних посл≥довностей з виход≥в четвертого ≥
пТ¤того розр¤д≥в формуЇтьс¤ посл≥довн≥сть ≥мпульс≥в з частотою 8к√ц. ÷≥
посл≥довност≥ (32к√ц ≥ 8к√ц) подаютьс¤ на входи 8-розр¤дних рег≥стр≥в зсуву
–—-1 ≥ –—-2 в≥дпов≥дно. „астота сигнал≥в зсуву –—-1 дор≥внюЇ 256к√ц, а† –—-2 Ц 64к√ц. “ому з виход≥в –—-1 наход¤ть
≥мпульсн≥ посл≥довност≥ з частотою 32к√ц, зм≥щен≥ в≥дносно одна в≥д одноњ на
тривал≥сть канального ≥нтервалу “к=3,9мкс, а з виход≥в –—-2 Ц
≥мпульсн≥ посл≥довност≥ з частотою 8к√ц зм≥щен≥ одна в≥д одноњ на 4 “к. Ќа часов≥й д≥аграм≥ показано, що шл¤хом
обТЇднанн¤ сигнал≥в –—-1 ≥ –—-2 за†
допомогою схем зб≥гу Д ≤ Ф дешифратор забезпечуЇ вид≥ленн¤ кожного з 32
канальних ≥нтервал≥в.
–исунок 1.28
–озпод≥льник циклових ≥мпульс≥в
(–÷≤) системи ≤ ћ-30 реал≥зована на баз≥ 4-розр¤дного л≥чильника ≥ дешифратора
на 8 вход≥в ≥ 16 виход≥в. —труктурна схема ≥ часова д≥аграма роботи –÷≤
зображен≥ на рис.1.29.
–исунок 1.29
Ќа вх≥д –÷≤ надходить ≥мпульсна
посл≥довн≥сть ≤ќ з – ≤. ¬х≥дними сигналами
дешифратора Ї сигнали з пр¤мих й ≥нверсних виход≥в тригер≥в л≥чильника. ≤з
часовоњ д≥аграми виходить, що дешифратор ≥з 16-ти схем зб≥гу, що мають чотири
входи, забезпечуЇ формуванн¤ 16-≥мпульсних посл≥довностей з частотою† Fзц=Fд /16=0,5к√ц ≥
посл≥довно зсунутих одна в≥дносно ≥ншоњ на 16 “=2мс.
