1.9 ѕринцип
побудови л≥н≥йних кодер≥в ≥ декодер≥в
«а принципом д≥њ
розр≥знюють так≥ методи перетворенн¤ аналогових величин у цифров≥:
Ц
метод посл≥довного л≥ченн¤ (часово-≥мпульсний метод);
Ц
метод безпосереднього л≥ченн¤ (матричний метод);
Ц
метод зваженн¤ (порозр¤дного вр≥вноваженн¤).
ћетод посл≥довного
л≥ченн¤ заснований на вр≥вноваженн≥ вх≥дноњ величини, що перетворюЇтьс¤, сумою
квант≥в (еталон≥в) м≥н≥мальноњ ваги . ≥льк≥сть цих еталон≥в, що використовуютьс¤ дл¤ вр≥вноваженн¤,
п≥драховуЇтьс¤, момент ур≥вноваженн¤ ф≥ксуЇтьс¤ ≥ видаЇтьс¤ результат вр≥вноваженн¤.
ћетод безпосереднього
л≥ченн¤ передбачаЇ на¤вн≥сть еталон≥в, сус≥дн≥ ¤ких за вагою в≥др≥зн¤ютьс¤ на 1 квант.
ѕор≥вн¤нн¤ вх≥дноњ величини з кожним еталоном в≥дбуваЇтьс¤ одночасно за допомогою
†схем пор≥вн¤нн¤.
ћетод порозр¤дного зваженн¤ передбачаЇ використанн¤ де¤коњ к≥лькост≥ (суми)
еталон≥в, вага ¤ких пропорц≥йна за дв≥йковою системою л≥ченн¤ числу . ¬р≥вноваженн¤ вх≥дноњ величини починаЇтьс¤ еталоном
максимальноњ ваги. ” залежност≥ в≥д результату пор≥вн¤нн¤ визначаЇтьс¤ значенн¤
(Д0Ф або Д1Ф) старшого розр¤ду коду. якщо величина вх≥дного сигналу менша за
еталон (), то значенн¤ старшого розр¤ду дор≥внюЇ Д0Ф, ≥ дал≥ робитьс¤
спроба вр≥вноважити вх≥дний сигнал еталоном наступноњ ваги.
якщо ж , то на позиц≥њ старшого розр¤ду кодовоњ комб≥нац≥њ ф≥ксуЇтьс¤
Д1Ф ≥ дал≥ зд≥йснюЇтьс¤ вр≥вноваженн¤ р≥зниц≥ м≥ж величиною вх≥дного сигналу
еталоном . ќтримана р≥зниц¤ пор≥внюЇтьс¤ (вр≥вноважуЇтьс¤) з наступним
за вагою еталоном. ѕроцес продовжуЇтьс¤ до вр≥вноваженн¤ останньоњ ≥з р≥зниць
м≥н≥мальним за вагою квантом, що дозвол¤Ї визначити значенн¤ (Д1Ф або Д0Ф)
молодшого розр¤ду кодовоњ комб≥нац≥њ, ¤ка формуЇтьс¤.
ћожливим Ї дещо ≥нший
вар≥ант реал≥зац≥њ методу, що розгл¤даЇтьс¤.
ѕор≥вн¤нн¤ величини, що
перетворюЇтьс¤ за першим вар≥антом, починаЇтьс¤ з еталона максимальноњ ваги. «а
результатами пор≥вн¤нн¤ формуЇтьс¤ значенн¤ (Д1Ф або Д0Ф) старшого розр¤ду
кодовоњ комб≥нац≥њ. ј надал≥ виконуЇтьс¤ пор≥вн¤нн¤ не р≥зниц≥ з черговим
еталоном, а ус≥Їњ величини вх≥дного сигналу з сумою еталон≥в, тобто †з , де †Ц коеф≥ц≥Їнти, що
визначають на¤вн≥сть Д1Ф або Д0Ф у в≥дпов≥дному розр¤д≥ кодовоњ комб≥нац≥њ.
¬≥дпов≥дно з розгл¤нутими
методами аналого-цифрового перетворенн¤ †кодери розпод≥л¤ютьс¤ на кодери
посл≥довного л≥ченн¤, матричн≥ кодери та кодери порозр¤дного зважуванн¤.
ѕринцип д≥њ кодера посл≥довного л≥ченн¤, структурна схема ¤кого ≥
часова д≥аграма його роботи наведена на рис. 1.12, досить простий.
ƒискрети ј≤ћ сигналу (рис. 1.12,б)
перетворюютьс¤ в ≥мпульси з широтно-≥мпульсною модул¤ц≥Їю (рис. 1.12,в), тобто зд≥йснюЇтьс¤
перетворенн¤ ј≤ћ у Ў≤ћ. ” такому випадку ширина кожного з ≥мпульс≥в †пропорц≥йна ампл≥туд≥
в≥дпов≥дноњ дискрети ј≤ћ сигналу. ≤мпульси з Ў≤ћ
подаютьс¤ на один вх≥д схеми зб≥гу (рис. 1.12,а), а на другий Ц посл≥довн≥сть
коротких тактових ≥мпульс≥в (рис. 1.12,г) з б≥льш високою частотою надходженн¤,
внасл≥док чого на виход≥ схеми зб≥гу отримуЇмо пачки ≥мпульс≥в (, рис 1.12,д).
≥льк≥сть ≥мпульс≥в у
кожн≥й з пачок †пропорц≥йна ширин≥
≥мпульсу, отже, пропорц≥йна ампл≥туд≥ в≥дпов≥дних дискрет
ј≤ћ сигналу. ѕ≥сл¤ п≥драхуванн¤ на виход≥ л≥чильника формуЇтьс¤ m-розр¤дна
кодова комб≥нац≥¤ паралельного коду, зм≥ст ¤коњ в≥дображуЇ у дв≥йковому код≥
величину дискрети ј≤ћ сигналу, тобто зд≥йснюЇтьс¤
перетворенн¤ ј≤ћ сигнал≥в в ≤ ћ сигнал (рис. 1.12,е). ѕеред надходженн¤м
черговоњ пачки ≥мпульс≥в л≥чильник скидаЇтьс¤ ≥мпульсом (рис. 1.12,ж). ѕеретворенн¤ паралельного коду у посл≥довний
досить просто зд≥йснюЇтьс¤ за допомогою схем зб≥гу ≥ рег≥стра зсуву (рис. 1.12,а).
≤мпульси опитуванн¤ в≥дчин¤ють схеми зб≥гу по одному з вход≥в, на другому з них
д≥ють вих≥дн≥ ≥мпульси л≥чильника, зм≥ст ¤ких передаЇтьс¤ у чарунки рег≥стра
зсуву. ≤мпульсами зсуву зм≥ст рег≥стра видаЇтьс¤ у посл≥довному код≥.
ѕереваги кодера посл≥довного рахуванн¤ Ц простота, а отже,
над≥йн≥сть. ƒо недол≥к≥в сл≥д в≥днести необх≥дн≥сть суттЇвого зб≥льшенн¤
тактовоњ частоти, ¤ка дор≥внюЇ в -канальн≥й ÷—ѕ з m-розр¤дними канальними
≤ ћ сигналами значенн¤ . ¬одночас п≥д час використанн¤ кодера
взваженн¤ , тобто суттЇво нижча. Ќаприклад, ¤кщо , , к√ц, то величина тактовоњ частоти дор≥внюЇ 65536 ≥ 2048 к√ц
в≥дпов≥дно, тобто дл¤ реал≥зац≥њ кодера посл≥довного
л≥ченн¤ необх≥дна б≥льш швидкод≥юча елементна база.
–исунок 1.12
ѕобудова кодера безпосереднього зчитуванн¤ (матричного кодера) основана на використанн≥ кодового пол¤, на ¤кому
в≥дображен≥ ус≥ †можлив≥ кодов≥ групи
дл¤ заданоњ розр¤дност≥ коду (m). –еал≥зац≥¤ матричного кодера
можлива з використанн¤м спец≥ал≥зованоњ електронно-променевоњ трубки, або
набору †компаратор≥в.
—хема матричного кодера на електронно-променев≥й трубц≥ зображена на рис 1.13.
–исунок 1.13
ѕилопод≥бна напруга
розгортаЇ тонкий електронний пром≥нь по горизонтал≥, а по вертикал≥ пром≥нь
перем≥щаЇтьс¤ ј≤ћ сигналом, що кодуЇтьс¤. одуванн¤ ј≤ћ сигналу в≥дпов≥дного
р≥вн¤ виконуЇтьс¤ завд¤ки тому, що в≥дхилений цим сигналом пром≥нь Дпроб≥гаЇФ по тому чи ≥ншому р¤дку маски, попадаЇ через
отвори на колектор ≥ в≥дд≥л¤Їтьс¤ на резистор≥ навантаженн¤. Ќа¤вн≥сть отвор≥в
в≥дпов≥даЇ кодов≥й таблиц≥, кожний р¤док ¤коњ в≥дображуЇ р≥вень сигналу у
дв≥йков≥й систем≥ л≥ченн¤. ѕеревагою такого кодера Ї
швидкод≥¤, недол≥ком Ц необх≥дн≥сть використовувати дл¤ роботи висок≥ напруги,
невисока стаб≥льн≥сть, висока варт≥сть.
—хема кодера
на компараторах дл¤ m=3 наведена на рис. 1.14.
–исунок 1.14
Ќапруга Ї р≥внем
обмеженн¤ , ¤ка подаЇтьс¤ на под≥льник з †однакових резистор≥в,
тому на входах компаратор≥в д≥Ї в≥дпов≥дна опорна напруга. «наченн¤ †в≥дображують ≥-й
р≥вень сигналу () причому р≥зниц¤ м≥ж †та †дор≥внюЇ кроку
квантуванн¤ , значенн¤ †≥ в≥дпов≥дне значенн¤
розр¤д≥в сформованого паралельного коду √ре¤
(P1,P2,P3) наведен≥ в табл. 1.3.
“аблиц¤ 1.3
–≥вн≥ ј≤ћ сигнала |
«наченн¤ коеф≥ц≥Їнт≥в |
¬их≥дний код √ре¤ |
||||||||
|
|
|
|
|
|
|
–1 |
–2 |
–3 |
|
|
1 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
0 |
0 |
|
0 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
0 |
1 |
|
0 |
0 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
|
0 |
0 |
0 |
1 |
1 |
1 |
1 |
1 |
1 |
0 |
|
0 |
0 |
0 |
0 |
1 |
1 |
1 |
0 |
1 |
0 |
|
0 |
0 |
0 |
0 |
0 |
1 |
1 |
0 |
1 |
1 |
|
0 |
0 |
0 |
0 |
0 |
0 |
1 |
0 |
0 |
1 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
ƒосить легко визначити,
що структура дешифратора визначаЇтьс¤ з використанн¤м булевих
функц≥й:
;
;
.
” сучасних ÷—ѕ
використовують переважно кодери порозр¤дного зваженн¤.
—труктурна схема кодера порозр¤дного зваженн¤
наведена на рис. 1.15.
јналоговий сигнал дискретизуЇтьс¤ ≥ перетворюЇтьс¤ в ј≤ћ сигнал. Ќа вх≥д компаратора (схеми пор≥вн¤нн¤) подаЇтьс¤
дискретне значенн¤ ј≤ћ сигналу, що за допомогою перетворювача ј≤ћ-1 в ј≤ћ-2 запамТ¤товуЇтьс¤
на час кодуванн¤. Ќа другий вх≥д компаратора подаЇтьс¤ сума еталонних сигнал≥в
з блоку еталон≥в. ≈талонн≥ сигнали п≥дключаютьс¤ почергово, починаючи з
максимального , управл¤ючими сигналами з блоку п≥дключенн¤ еталон≥в.
якщо , то на виход≥ компаратора формуЇтьс¤ сигнал, що призводить у
свою чергу формуванн¤ Д1Ф на виход≥ формувача коду (‘ ). ѕ≥дключений †не скидаЇтьс¤, бо вих≥дний сигнал
компаратора Д«аборона скидуФ заборон¤Ї скид. Ќа
черговому такт≥ кодуванн¤ п≥дключений †сумуЇтьс¤
з еталонним сигналом , п≥сл¤ чого процес пор≥вн¤нн¤ ≥ формуванн¤ значенн¤ чергового розр¤ду
кодовоњ комб≥нац≥њ повторюЇтьс¤ аналог≥чно розгл¤нутому.
–исунок 1.15
якщо ж , то на виход≥ компаратора сигнал в≥дсутн≥й, тому на виход≥
‘ значенн¤ в≥дпов≥дного розр¤ду дор≥внюЇ Д0Ф. —игналом Д—кидФ
з генераторного обладнанн¤ еталон †в≥дключаЇтьс¤.
“аким чином, сутн≥сть
роботи кодеру пол¤гаЇ у тому, що:
Ц п≥дб≥р суми еталонних
сигнал≥в, що приблизно дор≥внюЇ р≥вню вх≥дного сигналу, виконуЇтьс¤ за m
крок≥в;
Ц еталони п≥дключаютьс¤
по черз≥ посл≥довно, починаючи ≥з старшого ;
Ц на кожному ≥-му такт≥
п≥дключаЇтьс¤ черговий ≥-й еталон, а компаратор зд≥йснюЇ пор≥вн¤нн¤ величини
сигналу †з сумою еталон≥в . якщо , то вих≥дний сигнал компаратора , еталон †залишаЇтьс¤ п≥дключеним, у в≥дпов≥дному розр¤д≥ кодовоњ
групи на виход≥ ‘ формуЇтьс¤ Д1Ф. якщо ж , то , то еталон †в≥дключаЇтьс¤, на виход≥ формувача коду (‘ ) у
в≥дпов≥дному розр¤д≥ кодовоњ групи формуЇтьс¤ пауза (Д0Ф).
–озгл¤немо процес
кодуванн¤ на конкретному приклад≥. ѕрипустимо, , m = 7. ” такому випадку , , ... . Ќа першому етап≥ кодуванн¤ п≥дключаЇтьс¤ . ќск≥льки , , у результат≥ на виход≥ ‘ старший розр¤д †маЇ значенн¤ Д0Ф, †скидаЇтьс¤. Ќа другому
такт≥ п≥дключаЇтьс¤ . ќск≥льки , , ‘ формуЇ у черговому розр¤д≥ кодовоњ комб≥нац≥њ , скид †заборонений. Ќа
третьому такт≥ п≥дключаЇтьс¤ , в≥н складаЇтьс¤ з , тому сигнал пор≥внюЇтьс¤ з сумою еталон≥в , результати пор≥вн¤нн¤ . «а результатами пор≥вн¤нн¤
, розр¤д кодовоњ комб≥нац≥њ , еталонний сигнал †залишаЇтьс¤
п≥дключеним. јналог≥чно виконуютьс¤ посл≥довн≥ операц≥њ кодуванн¤. Ќа рис.1.16
наведен≥ часова д≥аграма процесу кодуванн¤ ≥ структура кодовоњ комб≥нац≥њ (Uk), що сформована на виход≥ ‘ .
–исунок 1.16
—л≥д зазначити, що дл¤
кодуванн¤ двопол¤рних сигнал≥в у склад≥ кодера необх≥дно мати дв≥ схеми формуванн¤ еталон≥в дл¤
кодуванн¤ позитивних та негативних в≥дл≥к≥в ј≤ћ
сигналу в≥дпов≥дно.
‘ункц≥Їю л≥н≥йних декодер≥в
Ї перетворенн¤ кодових комб≥нац≥й цифрового (≤ ћ) сигналу у посл≥довн≥сть дискрет ј≤ћ сигналу. Ќайчаст≥ше використовуютьс¤ декодери зваженн¤. —труктурна схема 8-розр¤дного л≥н≥йного декодера
порозр¤дного зваженн¤ наведена на рис. 1.17.
–исунок 1.17
≤ ћ сигнал, що п≥дл¤гаЇ
декодуванню, порозр¤дно записуЇтьс¤ у чарунки рег≥стра зсуву. —игнали зсуву
надход¤ть з генераторного обладнанн¤ (√ќ). ѕ≥сл¤ заповненн¤ рег≥стра черговою
8-розр¤дною кодовою групою сигналами зчитуванн¤ (≥з √ќ) в≥дмикаютьс¤ т≥ ключ≥
( л1, л2,..., л8), що в≥дпов≥дають розр¤дам, ¤к≥ мають значенн¤ 1. ¬
результат≥ на суматор надход¤ть в≥дпов≥дн≥ еталонн≥ сигнали ≥ на виход≥ суматора
формуютьс¤ дискрети ј≤ћ сигналу в≥дпов≥дноњ
ампл≥туди.
.